AD9577BCPZ

AD9577 提供多输出时钟发生器功能，以及两个片上锁相环内核 PLL1 和 PLL2，针对网络时钟应用进行了优化。PLL 设计基于 Analog Devices 公司久经考验的高性能、低抖动频率合成器产品组合，可最大限度地提高网络性能。PLL 具有 I²C 可编程输出频率和格式。分数-N PLL 支持扩频时钟，可降低 EMI 辐射峰值功率。第一个整数-N PLL 部分包括一个低噪声相位频率检测器、一个精密电荷泵、一个低相位噪声压控振荡器、一个可编程反馈分频器和两个独立可编程输出分频器。应用包括低抖动、低相位噪声多输出时钟发生器，适用于数据通信应用，包括以太网、光纤通道、SONET、SDH、PCI-e、SATA、PTN、OTN、ADC/DAC 以及数字视频、扩频时钟。

• 完全集成的双 PLL/VCO 内核，1 个整数 N PLL 和 1 个分数 N PLL
• 连续频率覆盖范围从 11.2MHz 到 200MHz
• PLL1 相位抖动（12KHz 至 20MHz）为 460fs rms（典型值）
• 整数 N 模式为 470fs rms（典型值），小数 N 模式为 660fs rms（典型值）
• 输入晶体或参考时钟频率，I²C 可编程输出频率
• 最多 4 个 LVDS/LVPECL 或 8 个 LVCMOS 输出时钟，1 个 CMOS 缓冲参考时钟输出
• 扩频范围：+0.1 至 0.5%（向下展频）
• 2 个引脚控制频率图：裕度、集成环路滤波器
• 有效值抖动（625MHz 输出）为 460fs rms（典型值，12KHz 至 20MHz，Na = 100，Vx = 2，Dx = 2）
• 40引脚LFCSP-WQ封装，工作温度范围为-40℃至+85℃

注释

ADI 产品仅授权（和销售）给客户使用，不得转售或以其他方式转给任何第三方