MT41K256M16TW-107 IT:P

MT41K256M16TW-107 IT:P 是 DDR3L SDRAM（1.35V），是 DDR3（1.5V）SDRAM 的低压版本。DDR3 SDRAM 采用双倍数据速率架构来实现高速运行。双倍数据速率架构是一种 8n 预取架构，其接口设计为每个时钟周期在 I/O 引脚上传输两个数据字。DDR3 SDRAM 的单次读取或写入操作实际上包括在内部 DRAM 内核上进行一次 8n 位宽、四个时钟周期的数据传输，以及在 I/O 引脚上进行八次相应的 n 位宽、一个半时钟周期的数据传输。差分数据选通（DQS、DQS#）与数据一起从外部传输，用于 DDR3 SDRAM 输入接收器的数据捕获。DQS 与写入数据居中对齐。读取数据由 DDR3 SDRAM 传输，并与数据选通边缘对齐。它具有自刷新温度 (SRT)、自动自刷新 (ASR)、写均衡、多用途寄存器、输出驱动器校准功能。

• 32 兆 x 16 x 8 个存储体，1866MT/秒数据传输速率
• 8K 刷新计数，32K (A[14:0]) 行地址，8 (BA[2:0]) 库地址，1K (A[9:0]) 列地址
• 1.07ns 时 CL = 13（DDR3-1866）时序 - 周期时间
• VDD = VDDQ = 1.35V (1.283-1.45V) 并向后兼容 VDD = VDDQ = 1.5V ±0.075V
• 差分双向数据选通、8n 位预取架构、差分 clk I/P（CK、CK#）
• 8 个内部组
• 数据、选通和掩码信号的标称和动态片上终止 (ODT)
• 可编程 CAS（读取）延迟 (CL)、可编程发布 CAS 加法延迟 (AL)
• 可编程CAS (WRITE) 延迟(CWL)
• 工业温度范围为 -40°C 至 +95°C，采用 96-ball（8 mm x 14 mm）封装 Rev. P